PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-236646

(43)Date of publication of application: 13.09.1996

(51)Int.CI.

H01L 21/8246 H01L 27/112 H01L 21/316

(21)Application number: 07-338749

(71)Applicant: NKK CORP

OKO DENSHI KOFUN YUGENKOSHI

(22)Date of filing:

26.12.1995

(72)Inventor: TAKEUCHI NOBUYOSHI

(30)Priority

Priority number: 06340543

Priority date : 27.12.1994


Priority country: JP

(54) MASK ROM DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a mask ROM device, and the manufacture capable of naturally forming a redundant circuit without increase in process steps, and improving a yield without raising the cost.

SOLUTION: A cell part 10 of an MOS structure and a redundant cell part 12 of a metal nitride oxide semiconductor(MNOS) structure are formed on the same semiconductor substrate with an oxidized film layer 26 in common. The redundant cell part 12 is formed by diverting the stack structure of a silicon intruded film 6 and a pad oxidized film 4 used in an element separation process.



[Date of request for examination]

21.07.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3388971

[Date of registration]

17.01.2003

[Number of appeal against examiner's decision of rejection]

EST AVAILABLE COF

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTU)

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平8-236646

(43)公開日 平成8年(1996)9月13日

(51) Int.Cl.⁶

識別記号 庁内整理番号 FΙ

技術表示箇所

H01L 21/8246

27/112 21/316 HO1L 27/10

433

21/94

審査請求 未請求 請求項の数2 OL (全 10 頁)

(21)出願番号

特願平7-338749

(22)出顧日

平成7年(1995)12月26日

(31) 優先権主張番号 特願平6-340543

(32)優先日 (33)優先権主張国 平6 (1994)12月27日 日本 (JP)

(71)出願人 000004123

日本網管株式会社

東京都千代田区丸の内一丁目1番2号

(71)出願人 396000950

旺宏電子股▲ふん▼有限公司

台灣新竹市科学工業園区研新三路三號

(72)発明者 竹内 信善

東京都千代田区丸の内一丁目1番2号 日

本鋼管株式会社内


(74)代理人 弁理士 長谷川 和音

(54) 【発明の名称】 マスクROM装置及びその製造方法

(57)【要約】

【課題】 プロセスステップの増加なしに自然に冗長回 路を形成でき、コストアップを生ぜずに歩留まりを上げ ることができるマスクROM装置及びその製造方法を提 供するにある。

【解決手段】 MOS構造のセル部10及びMNOS構 造の冗長セル部12が酸化膜層26を共通として同一半 導体基板に形成されている。冗長セル部12は、素子分 離工程で用いたシリコン窒化膜及びパッド酸化膜のスタ ック構造を転用して形成される。



1

【特許請求の範囲】

【請求項1】半導体基板と、

この半導体基板にMOS構造を有するメモリセルによる アレイが形成され、各メモリセルがプログラムされてい るメモリセル部と、

前記半導体基板上にMNOS構造を有する冗長セル群が 形成されている冗長部とを具備し、前記MOS構造及び MNOS構造のゲート酸化膜の厚さがほぼ等しいととを 特徴とするマスクROM装置。

【請求項2】半導体基板上に第1の酸化膜及びとの第1 の酸化膜上に窒化膜を形成する工程と、

MNOS構造に相当する窒化膜及び第1酸化膜の積層構 造の一部を残して第1及び前記室化膜を除去する工程

半導体基板上にソース及びドレインに相当する不純物領 域を形成する工程と、

ソース及びドレイン間に相当するチャネル領域上の半導 体基板表面上にゲート酸化膜を形成してMOS構造とす る工程と.

第1酸化膜及びゲート酸化膜上にゲート電極を設ける工 20 程と、

から成ることを特徴とするマスクROM装置の製造方 法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、不揮発性半導体 メモリ装置及びその製造方法に係り、特にマスクROM 及びその製造方法に関する。

[0002]

【従来の技術】近年、半導体メモリは、次第にその容量 30 が大きくなり、そのメモリの大容量化に伴い不良ビット の問題が大きくなっている。特に、マスクROMでは、 そのメモリセルに欠陥があった場合に、他のメモリセル を代替えセルとして電気的にデータを書き込むことがで きないため、EPROMのように単純にセルの行や列を 増やしてそれを冗長回路として用いることができないと されている。

【0003】従来の半導体メモリでは、

(1) ECC (Error Checking and Correction)回路を用 いて不良ビットに対応している。即ち、ECC回路で は、この回路によって不良ビットが検知されてその不良 ビットを修正して正常ビットとして出力している。

【0004】(2) メモリセル部以外に冗長回路部を半 導体装置上に設け、との冗長回路部に1poly型のEPR OMのセル列が形成され、不良ビットに対応したメモリ セル列に代えて冗長回路部のメモリが用いられている。

【0005】等の対策がなされている。

【発明が解決しようとする課題】ECC回路は、種々の 工夫で装置の面積が大きくなる面積的なデメリットを改 50 良しつつあるが、動作スピードの点で問題があり、これ が今後の改良の目標になっている。

【0007】1 polv型のEPROMを冗長回路に用いる のは、チップ面積が大きくなるというデメリットがあ る。セル面積がROMセルに比べて大きいからである。 [8000]

【課題を解決するための手段】素子分離に用いられるシ リコン窒化物SiNX/酸化膜の構造をMNOSとして転 用し、これを冗長回路に組み込むことで上記問題は、解 10 決される。

【0009】との発明の目的は、プロセスステップの増 加なしに自然に冗長回路を形成でき、コストアップを生 ぜずに歩留まりを上げることができるマスクROM装置 及びその製造方法を提供するにある。

【0010】この発明によれば、半導体基板と、この半 導体基板にMOS構造を有するメモリセルのアレイが形 成され、各メモリセルがプログラムされているメモリセ ル部と、前記半導体基板上にMNOS構造を有する冗長 セル群が形成されている冗長部とを具備し、前記MOS 構造及びMNOS構造のゲート酸化膜の厚さがほぼ等し いことを特徴とするマスクROM装置が提供される。

【0011】また、この発明によれば、半導体基板上に 第1の酸化膜及びこの第1の酸化膜上に窒化膜を形成す る工程と、MNOS構造に相当する窒化膜及び第1酸化 膜の積層構造の一部を残して第1及び前記室化膜を除去 する工程と、半導体基板上にソース及びドレインに相当 する不純物領域を形成する工程と、ソース及びドレイン 間に相当するチャネル領域上の半導体基板表面上にゲー ト酸化膜を形成してMOS構造とする工程と、第1酸化 膜及びゲート酸化膜上にゲート電極を設ける工程と、か ら成ることを特徴とするマスクR OM装置の製造方法が 提供される。

[0012]

【作用】アレイセルと同等な面積のMNOSセルを特別 なプロセスステップの追加なしに冗長回路として組み込 むととができる。

[0013]

【実施例】以下、この発明の一実施例に係るマスクRO Mの構造及びぞの製造方法を図面を参照して説明する。 【0014】図1は、との発明の一実施例に係るマスク ROMの構造を示す断面図である。また、図2(a)か ら(f)及び図3(a)から(f)は、図1に示される マスクROMの製造工程を示す断面図である。

【0015】図1に示すようにこの発明の一実施例に係 るROMは、P型シリコン半導体基板2上にメモリセル 部10、メモリセル部10のメモリにセルに不良が有っ た場合につなぎ変えられる不揮発性メモリセルが形成さ れている冗長回路部12及びメモリセル部10並びに冗 長回路部12を駆動するための周辺回路部14が形成さ れている。周辺回路部14には、図1に示すように相補

型のトランジスタとしてPMOS16及びNMOS18が形成され、これらのトランジスタが組み合わされて駆動回路等が構成されている。PMOS16及びNMOS18は、素子分離の為のフィールド酸化膜8で分離され、また、周辺回路部14は、冗長回路部12及びメモリセル部10から同様に素子分離の為のフィールド酸化膜8で分離されている。

【0016】冗長回路部12には、EEPROMとして のMNOS15が形成されている。即ち、埋め込み酸化 膜17が半導体基板2に形成され、との酸化膜17下に 10 n⁺の不純物領域22がソース領域22a及びドレイン 領域22 bに形成されている。とのソース領域22 a 及 びドレイン領域22b間の基板表面領域がチャネル領域 に規定され、その表面領域上にパッド酸化膜4が形成さ れている。このパッド酸化膜4上には、MNOSを形成 するためのシリコン窒化膜6(Si3N4;但し、化学量 子論的には、Si3N4に近いものを含む。)が設けら れ、とのシリコン窒化膜6上には、ゲート電極構造19 としてポリシリコン膜28及びタングステンシリサイド 膜30が形成されている。このMNOS構造のトランジ 20 スタにデータを書き込む際には、ソース領域22a及び ドレイン領域22b間に電圧を印加した状態でゲート電 極構造19に書き込み電圧が印加される。 これによって パッド酸化膜4とシリコン窒化膜6との境界に電子がト ラップされてデータが書き込まれる。データが書き込ま れたMNOSでは、その閾値が変化されることから、ゲ ート電極構造19に読み出し電圧が印加された際にその ソース領域22a及びドレイン領域22b間が導通する ととからデータが読み出されるとととなる。

【0017】メモリセル部10では、シリコン窒化膜6を除去したMNOS構造と同様の構造のNMOSに形成されている。即ち、メモリセル部10の各メモリセルトランジスタでは、埋め込み酸化膜17が半導体基板2に形成され、この酸化膜17下にn*の不純物領域22がソース領域22a及びドレイン領域22bに形成されている。このソース領域22a及びドレイン領域22b間の基板表面領域がチャネル領域に規定され、その表面領域上にパッド酸化膜4とゲート酸化膜26が形成されている。このゲート酸化膜20上には、ゲート電極構造19としてポリシリコン膜28及びタングステンシリサイド膜30が形成されている。

【0018】このメモリセル部10では、予め各メモリセルが後に述べる製造工程においてマスクを用いてプログラムされている。このセルのプログラムに関しては、種々の方法があるが、この実施例では、セルのプログラ

ムを半導体表面領域のチャネル領域へのイオン注入によってセルトランジスタの関値を制御する方法を採用している。即ち、セルトランジスタのチャネル領域にボロン Bを注入し、そのセルトランジスタの関値を高め、読み出し電圧でチャネルが導通しない方式を採用している。このイオン注入は、いわゆる"コア注入"と称せられている。表1に示すようにこのコア注入によってセルトランジスタの「1」、「0」論理が決定される。

[0019]

【表1】

	コア注入なし	コア注入有り
セル関値	低	高
論理:	" 0 "	" 1 "

一般のMNOSでは、酸化膜が薄く (~3 nm、~5 n m)、このため書き込み消去は、ゲートに高電圧を印加 し、酸化膜にトンネル電流を流してデータが書き込まれ るが、後に述べる製造方法から明かなようにこの発明の 実施例に係るMONOS構造では、パッド酸化膜4が比 較的厚く形成される。このような比較的厚いパッド酸化 膜4を有するMNOS構造では、ホットエレクトロン及 びホットホールがパッド酸化膜4とシリコン窒化膜6と の境界に注入されてデータが書き込まれ、また、消去さ れることとなる。即ち、エレクトロンの注入でセルトラ ンジスタの閾値が高められるとともにホールの注入でセ ルトランジスタの閾値が低下される。セルトランジスタ は、場合によっては、負(デプレショントランジスタの 状態) にできる。とのように図1に示されるMNOS構 造では、高、低及び電化注入なしの3つの状態を作ると とができる。「0」、「1」は、これからの中から2つ を選ぶ3通りがあることとなる。容易に理解できるよう に、セルトランジスタのバランスを考えると、この注入 なしの初期状態がセルトランジスタの「0」、「1」と どうゆう関係にあるかによってホール注入及びエレクト ロン注入のいずれかを選ぶこととなる。

【0020】然ながら、一般にホール注入には、時間が掛かる。従って、エレクトロン注入を選択するのが実用的である。表2の論理の一番下の論理状態が最も好ましいものとされる。

[0021]

【表2】

	ホール注入	注入なし	エレクトロン往入
セル関値	低	中	爲
÷.	0	1	
論理	0	_	1
		0	1

50

次に、図2(a)から(f)を参照して図1に示されたマスク ROMの製造方法を説明する。

【0022】始めにN型の半導体領域、Nウエル1が図2(a)に示すようにP型のシリコン半導体基板2上に形成される。との工程は、8~12Q・cmの抵抗値を有するP型半導体基板2の(100)の表面に900°Cの酸素(O2)雰囲気中で酸化シリコン膜(SiO2)の形成してウエル形成の為のフォト工程でレジストパターンが形成される。とのレジストパターンが形成された基板2にリン(P)が150keVで濃度7.5×10¹²のイオンが注入される。レジストが剥離された後、温度1150°Cで6時間ほどアニールしてN型の半導体領域1が形成される。その後、酸化シリコン膜(SiO2)がファ化水素(HF)処理工程を含むRCA線状で除去される。

【0023】次に、このN型の半導体領域1が形成されているP型のシリコン半導体基板2上に温度900°C、酸素/塩化水素(O2/HC1)の混合ガスによってバッッファ用のシリコン酸化膜(SiO2)4、即ちバッド酸化膜が厚さ15mmに形成される。次に、LPCVD(Low Pressure Chemical Vapor Deposition)法を用いてこのシリコン酸化膜(SiO2)4上にアンモニア/二塩化シラン(NH3/SiH2C12)の混合ガスを用いて温度770°Cの条件下でシリコン窒化膜6(SiNx)が厚さ50mmだけデッポジットされる。

【0024】次に、フォトリソグラフ技術を用いてシリコン窒化膜6(SiNx)上にレジストパターンが形成 40 され、図2(b)に示すようにとのシリコン窒化膜6(SiNx)の一部がRIE(reactive ion etching)法でエッチング除去される。とのエッチング時には、6フッ化イオウ/ヘリューム(SF6/He)の混合ガスが用いられる。

【0025】更に、図2(c)に示すように温度980 Cの酸素/水素(O2/H2)の混合ガスによりシリコン窒化膜6(SiNx)が除去されたパッド酸化膜4の部分7a,7bが酸化されて厚さ500mmのフィールド酸化膜8が形成される。既に説明したように、このフィ 一ルド酸化膜8によって周辺部14は、冗長部12及びセル部10から分離され、また、周辺部14においては、P型領域とN型領域とが素子分離される。

6

【0026】上述の工程の後に、形成されるトランジス タの閾値を整える為にイオンがパッド酸化膜4を介して 基板2に注入される。即ち、シリコン窒化膜6上にレジ 20 ストマスク9が形成されてこのレジストマスク9がフォ トリソグラフ技術を用いてマスクバターに形成される。 その後、とのシリコン窒化膜6のマスクバターンで覆わ れていない部分がRIE法を用いて6ファ化イオウ/へ リウム (SF6/He) の混合ガスで選択的にエッチング され、除去される。との状態で、図1(d)に示すよう にイオンがパッド酸化膜4を介して基板2の表面に注入 される。とのイオン注入マスクパターニングにおいて は、冗長回路部12となるシリコン窒化膜4の部分は、 フォトレジスト膜9で覆われることとなり、このフォト 30 レジスト9が冗長回路部12のメモリセルのチャネル長 を規定することとなる。また、閾値を調整するイオン注 入工程でのイオン注入量は、トランジスタ特性の設定に よって異なるが、概ねB1011~1013/cm1のオー ダに定められる。

【0027】イオン注入の後にフォトレジスト9が除去され、半導体基板2の表面が温度875°C、酸素(O2)の雰囲気中で犠牲酸化される。この時に基板表面2上には、酸化膜厚20mを有するシリコン酸化膜20が形成される。

【0028】次に、基板2の表面に埋め込み拡散層22 (Buried Deffusion Layer)を形成する為に、図2(e) に示すようにフォトリソグラフ技術でレジストパターン24が形成される。このレジストパターン24は、周辺回路部14を覆うと共にメモリセル部10には、選択的に形成される。また、冗長回路部12では、先にパターニングした窒化膜6がイオン注入時のマスクとなっている。その後、このマスクされた基板表面2上には、砒素(As)が60keVで注入量3X10¹¹cm¹²程、イオン注入されてn¹の拡散層22としてのソース領域22a及びドレイン領域22bが形成される。

【0029】既に、基板2の表面に形成された犠牲酸化膜20は、B.O.E (Buried Oxide Etching)法で除去された後、図2(f)に示すように基板2の表面が酸化されてゲート酸化膜26が形成される。このゲート酸化工程では、温度875°Cで、酸素/塩化水素(O2/HC1)の混合ガスを用い、膜厚18mmを有するゲート酸化膜26が形成される。

【0030】次に、図3(a)に示すようにLPCV法 うにレジストマスク34を形成後、N・イオン、例え でポリシリコン (Poly Si) がデポジットされてポリ は、砒素イオン (As) が基板2に80keVで濃度3シリコン膜28が形成される。とのポリシリコン膜形成 10 ×10¹/ cm² 程注入され及び図3(f)に示すように 工程では、シランガス(SiH4)が用いられ、温度6 P・、例えば、2フッ化ポロンイオン(BF2)が基板2 にレジスト膜35を用いて70keVで濃度3×10¹/ 形成される。 / cm² 程注入されて周辺部14のトランジスタ回路が形

【0031】更に、とのポリシリコン膜28にオキシ塩化リン(POC1)を用いて温度875° Cでリン(P)がドーピングされる。とのドーピングの際のドーピングレベルは、シリコン単結晶ウエハへのシート抵抗レベルで~40Q/□程度となっている。とのポリシリコン膜28へのドーピングによってポリシリコン膜28が低抵抗化される。

【0032】更に又、図3(a)に示すようにタングステンシリサイド(WSi2)がCVD法を用いて温度430°Cでポリシリコン膜28上にデポジションされて膜厚200mを有するタングステンシリサイド膜30が形成される。

【0033】との工程の後に次のようなゲートの切出工程が実施される。とのゲート切りだし工程では、RIE 法が用られる。即ち、図3(a)に示すようにフォトリソグラフ技術を用いてフォトレジスト31がタングステンシリサイド膜30上にパターニングされた後、図3(b)に示すように6フッ化イオウ/臭化水素(SF6/HBr)の混合ガスでタングステンシリサイド層30が除去され、また、臭化水素/塩素(HBr/C12)の混合ガスでポリシリコン層28が除去されるとともに冗長部12のワード線間におけるシリコン窒化膜部6が8フッ化プロパン(C3F8)のガスで除去される。との工程によって図1に示されるマスクROMの冗長部12及びメモリセル部10が製造される。

【0034】図3(a)及び(b)に示されるゲート電極切りだし工程、即ち、ゲート電極部切出工程では、セル部の10が形成されるとともに周辺回路部14のタングステンシリサイド層30及びポリシリコン層28がエッチングされる。その後、図3(b)及び(c)に示すように周辺部14のトランジスタのソース及びドレインが形成される。即ち、図3(b)に示すようにNチャネルトランジスタ用にN-イオン、例えば、リンイオン(P)が基板2に60keVで濃度2×10¹³/cm²程注入され、図3(c)に示すようにPチャネルトランジスタ用にP-イオン、例えば、2フッ化ボロンイオン(BF2)が基板2に65keVで濃度1×10¹³/cm²

程注入される。次に、残存するレジスト膜を除去した後に、図3(d)に示されるスペーサ33を形成する為にTEOSによってシリコン酸化膜(SiO2)がLPCVD法で温度700°C下で300m形成される。RIE法でアルゴン/4フッ化炭素/3フッ化メタン(Ar/CF4/CHF3)の混合ガスで異方性エッチングがなされ、スペーサが形成される。更に、図3(e)に示すようにレジストマスク34を形成後、N*イオン、例えば、砒素イオン(As)が基板2に80keVで濃度3×10¹¹/cm²程注入され及び図3(f)に示すようにP*、例えば、2フッ化ボロンイオン(BF2)が基板2にレジスト膜35を用いて70keVで濃度3×10¹¹/cm²程注入されて周辺部14のトランジスタ回路が形成される。

【0035】尚、フィールド分離の為のイオン注入は、 周辺NMOSのソース・ドレインイオン注入時に同マス クを用い、ボロンB、180keVで2X10¹²/cm² を同時注入している。

【0036】また、埋め込み拡散層22のパンチスルーストッパー用に埋め込み拡散層22へのイオン注入に引き続き、パンチスルーストッパ注入をすることもできる。もちろん、このイオン注入は、関値Vtを定めるイオン注入固定を2ステップにして周辺のパンチスルーストップ注入とする等組み合わせが採用される等種々の方法がある。

【0037】MNOS部のデバイス設計には、例えば、 F.L.Hampton, J.R CricchiによるIEDM '79のMNOSデバイスに関する論文を参照されたい。図5に示すように、シリコン窒化膜とエレクトロン注入による関値変化 がシリコン窒化膜形成条件ととともに関係付けられている。

【0038】既に説明したように、セルのプログラムは、エレクトロンの注入を前提としているため、MNOS部の閾値を抑えるべく、比較的薄いシリコン窒化膜、MNOS部への閾値イオン注入なしというプロセスを採用している。

【0039】素子分離にSILO(Sealed Interface Lo cal Oxidation)を用いた場合には、冗長部12の設計がより簡便となる。即ち、図5(a)に示すようにSIL40 〇構造では、シリコン基板2上に実質的には直接に窒化シリコン酸(長いのでは、シリコン酸化度(SiON)がでは、シリコンを化度(SiON)がでは、自然酸化度54があり、この自然酸化度54上に定化シリコン度6が形成される。この自然酸化度54は、次の工程で極薄熱酸化膜54に置き換えられても良い。即ち、基板2の表面がフッ化水素でクリーニングされた後、直ちにLPCVD炉に入れられて減圧下で熱酸化膜54が~5m以下の厚さに形成される。例えば、LPCVD工程に50 おいて酸素雰囲気中で温度800°Cの条件下で~5mm

以下のシリコン酸化膜54が形成される。その後、シリコン窒化膜6がデボシットされる。例えば、LPCVD工程においてアンモニア/二塩化シラン(NH3/SiH2C12)の混合ガスを用いて温度780°Cの条件下でシリコン窒化膜6(Si3N4)が厚さ30nmだけデッボジットされる。後に冗長回路12に形成されるMNOSは、この窒化膜6/極薄酸化膜54の積層構造であるから、この工程で積層構造の実効膜厚(酸化膜換算膜厚)を後に作られるゲート酸化膜26の厚さに対応させることができる。

【0040】シリコン窒化膜6の形成後、酸化膜51及 び窒化膜52がLPCVD法でデポジットされ、パター ニングの後にフィールド酸化が実施されて素子分離用の 厚い酸化膜(FOX)8が形成される。例えば、LPCV D工程において酸化窒素/シラン (N2O/SiH4) の 混合ガスを用いて温度780°Cの条件下で窒化膜を7 Onmだけデッポジットされて積層構造が図5(b)に示 すように形成される。パターニングは、RIE法が用い られ、C3F6または、C4F8のガス等でエッチングする ととが簡便である。SILO構造では、一般にフッ素、 リン酸、フッ素、リン酸の順序で積層部の膜が一枚毎に 剥されることとなるが、この発明の実施例では、MNO S構造の為に一部の膜が図5(c)に示されるように残 されることとなる。その後、図2(e)から(f)及び 図3 (a)から(f)の工程が実施されて図5 (d) に 示すマスクROMに形成される。このような工程で作ら れるMNOS構造では、第1の窒化膜上に形成される酸 化膜には、制限が生じる。即ち、この酸化膜は、ゲート 酸化26の膜形成前に形成される犠牲酸化膜除去工程で 除去できる程、薄いことが要求される。フィールド酸化 膜の膜厚が減少するフィールド酸化膜の膜減りを最大限 許容しても実用的には、100 nm以下、望ましくは50 m以下にする必要がある。また、埋め込み拡散領域をイ オン注入するためのマスクに用いるには、20m以上が 必要とされている。ととで、最上部の窒化膜52には、 厚さに関しては制限がないことを明記しておく。

【0041】とのようにSILO構造が用いられると、多層工程のためMNOS用窒化膜を目標とする特性に合わせて最適かすることができる利点がある。また、この実施例では、MNOSへの書き込みは、通常の書き込みと同様にトンネル電流を用いて行うことができる。また、上述のような工程を採用することができる場合には、SILO以外にSWAMI(Side Wall Masked Isolation)等、第2酸化膜、第2窒化膜を使用する素子分離方法が該当する。

【0042】上述したマスクROMでは、セル部10へのコアの注入工程は、以下のようないずれかの工程中に実施することができる。

【0043】(1) タングステンシリサイド膜30及び ポリシリコン膜28(WSix/PolySi)形成前の図2 (f)の工程でメモリセルにコアが注入される。

【0044】(2) タングステンシリサイド膜30及び ポリシリコン膜28(WSix/PolySi)形成直後の図 3(a)の工程でメモリセルにコアが注入される。

10

【0045】(3) タングステンシリサイド膜30及びポリシリコン膜28(WSix/PolySi)のパターニング後の図3(i)の工程或いは、図1に示された構造が形成された後にメモリセルにコアが注入される。

【0046】(4) BPSG、メタル形成後にメモリセ 10 ルにコアが注入される。

【0047】その他、通常技術で実施されているメモリセルへのコアの注入工程が採用されれば良い。

【0048】図6に冗長回路を含むセル回りの回路の1例が示されている。この回路では、セル部10のワードラインWLnに接続されたセルに欠陥が有る場合にこのワードラインWLnのスペアとして冗長回路12のワードラインWLnが選択される。即ち、セル部10に不良セルがある場合には、その不良セルに接続されるワードラインWLnが冗長部12のワードラインWLkに置き換20 えられる。

【0049】図6に示す回路では、アドレス信号が入力される毎に冗長回路12によって連想セル、即ち、CAMセル(Content Addresable Memory)36の内容が参照され、入力されたアドレスがCAMセル36内に記憶されたアドレスと一致する際には、そのアドレスで指定されるセルは、不良セルとして取り扱われる。即ち、不良セルをアクセスするアドレス信号が入力された際に、冗長回路12のワードラインを選択するようにスペアデコーダ38がCAMセル36のプログラムをデコードして不良セルに接続されたワードラインWLnの選択を禁止し、冗長回路部12のワードラインWLkを選択するように構成されている。尚、CAMセル36は、冗長部と同じMNOS構造に形成されている。

【0050】図6に示す回路において、セルを選択するアドレス、例えば、"1"がインバータ37に入力されると、このインバータ37からは、"0"が出力され、スペアデコーダ38にアレイ用デコーダ・ライン39、41を介して出力"1"及び"0"が入力される。このアドレス信号に応じてスペアデコーダ38は、CAMセル36のプログラムをデコードして選択されたワードラインWLnに欠陥がない場合には、アレイ用デコーダ・ライン43に選択信号"1"を出力し、ワードラインWLnに欠陥が有る場合には、アレイ用デコーダ・ライン43に非選択信号"0"を出力する。

【0051】ワードラインWLnに欠陥がない場合には、NAND回路40には、アレイ用デコーダ・ライン39、41、43を介して出力"0"、"1"及び"1"が入力される。ライン39からの出力"0"は、NAND回路40への入力時に反転され、従って、NAN50D回路40からは、出力"0"が出力される。この出力

は、ワード線ドライバに接続されたNOT42に入力さ れ、NOT42からは、ワードラインWLnを選択する に十分な電圧がNOT42から出力され、このワードラ インWLnが選択される。これに対して、選択信号" 1"がアレイ用デコーダ・ライン43を介してNOT4 4に入力されるが、との出力が"0"の為、冗長回路1 2に接続されたワードラインWLkは、選択されないと ととなる。

【0052】動作し、不良ワードラインWLの選択禁止 信号が出され、その代わりに冗長部が選択されることと 10

【0053】ワードラインWLnに欠陥がある場合に は、NAND回路40には、アレイ用デコーダ・ライン 39、41、43を介して出力"0"、"1"及び" 0"が入力される。従って、NAND回路40からは、 出力"1"が出力され、との出力は、ワード線ドライバ に接続されたNOT42に入力され、NOT42から は、ワードラインWLnを選択しない出力"0"が出力 される。とれに対して、非選択信号"0"がアレイ用デ コーダ・ライン43を介してNOT44に入力され、と 20 の出力"1"によって冗長回路12に接続されたワード ライン♥Lはが選択されることとなる。

【0054】書き込み時には、冗長回路の12のワード ラインWLkを介して選択されたセル列に書き込み回路 (図示せず)を用いてビットラインBLを選択し、ホッ トエレクトロンを指定のセルに注入してそのセル列がプ ログラムされることとなる。

【0055】読み出し時にも、書き込み時と同様に冗長 回路の12のワードラインWLkを介して選択されたセ ル列に読み出し回路(図示せず)を用いてビットライン 30 BLが選択され、セルからデータが読み出される。

【0056】上述しようなMNOS構造のメモリセルア レーを冗長回路として備える半導体装置では、エラーチ エック・コレクション回路等の回路を付加する必要がな いととから、回路構成が簡素となり、また、セル自体を 小さくすることができることから、冗長回路自体の面積 を最小に留めることができ、また製造工程を増加させる ことなく冗長回路をマスクROMの製造工程で加えると とができる。即ち、図7(a)に示されるようなMOS 構造のメモリセルに欠陥がある場合には、従来の半導体 40 装置においては、とのメモリセルの欠陥を検査し、欠陥 セルであるにも拘らず正常メモリのデータに補正するエ ラーチエック・コレクション回路を半導体装置に組み込 むことが要求されているいるが、本願の半導体装置で は、このような回路を組み込む必要がなく、装置の小型 化が可能となる。

【0057】また、図7(b) に示されるような1ポリ 型のEPROMを冗長回路に採用した半導体装置では、 図7(c)に示したMOS構造のメモリセルに比べて基 板上の占有面積が大きくなり、半導体装置をコンパクト 50 26 … ゲート酸化膜 12

にすることができない。即ち、図7(b)に示すEPR OMでは、図7(a)及び(c)に示すようにソース領 域22a、ドレイン領域22b及びゲート酸化膜26を 含む構造は、図7(b)のEPROMと略同様の構造で あるが、EPROMでは、ポリシリコン層で作られるフ ローテイング電極FGが埋め込み酸化膜17及びフィー ルド酸化膜8上を延出されてコントロールゲートCGと しての不純物領域上の酸化膜上にまで広がっている。従 って、図7(b)に示すEPROMは、冗長回路部を十 分にコンパクトできない。これに対して、図7(c)に 示されるNMOS構造では、図7 (a) に示すマスクR OMと略同程度の大きさで形成できる。

[0058]

【発明の効果】との発明のマスクROM装置及びその製 造方法においては、素子分離形成工程に用いたシリコン 窒化膜とパッド酸化膜をそのままMNOSに転用した 為、プロセスステップの増加なしに自然に冗長回路を形 成でき、コストアップを生ぜずに歩留まりを上げること ができる。

【図面の簡単な説明】

【図1】との発明の一実施例に係るマスクROMの構造 を示す断面図である

【図2】(a)から(f)は、図1に示されるマスクROMの 製造工程を示す断面図である。

【図3】(a)から(f)は、図1に示されるマスクR OMの 製造工程を示す断面図である。

【図4】1μc/cm²の電荷がある場合におけるリコ ン窒化膜とエレクトロン注入による関値変化との関係を 示すグラフである。

【図5】(a)から(d)は、SILO構造の半導体構 造を採用したこの発明の変形実施例に係るマスクROM の製造工程を示す断面図である。

【図6】セルアレー部のワードラインに代えて冗長部の ワードラインを選択する回路構成を示すブロック図であ る。

【図7】(a)、(b)及び(c)は、MOSメモリセ ル、EEPROM及びMNOSの構造を比較して示す断 面図である。

【符号の説明】

2 … 半導体基板

4 … パッド酸化膜

6 … シリコン窒化膜

8 … フィールド酸化膜

10 … メモリセル部

12 … 冗長回路部

14 … 周辺回路部

17 … 埋め込み酸化膜


20 … 犠牲酸化膜

22 … 不純物領域


28 … ポリシリコン膜

* *30 … タングステンシリサイド膜


【図1】




【図2】




【図3】










【図5】










【図6】



【図7】







This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.